GaN MOSFETの構造

SiC GaN FETの高速ドライブ回路設計

GaN MOSFETの構造的特徴


図1　GaN MOSFETの高速スイッチングを活かすためには寄生インダクタンスを抑えるレイアウトとデッドタイムの管理が重要．画像クリックで動画を見る．または記事を読む．［提供・著］住谷善隆詳細:［VOD］小型＆高出力！高効率電源設計のためのSiC/GaNトランジスタ活用 100の要点【セッション1】実験！SiC/GaN FETを高速かつ安全に駆動する回路設計技術

GaN（窒化ガリウム）MOSFETは，基本的な構造としては従来のシリコンMOSFETに類似しています．しかし，基板構成に大きな違いがあります．GaNデバイスはシリコン基板の上にGaNの薄膜を形成する構造を取り，これにより電界分布を制御しながら高耐圧と高速性を実現します．

特徴的なのは，GaNトランジスタにはボディ・ダイオードが存在しない点です．シリコンMOSFETでは，スイッチングの際にダイオード動作が必要ですが，GaNではその機能が構造的に省略されており，これが寄生容量の低減に寄与します．結果として，非常に高速なスイッチング特性が得られます．

高速スイッチングを活かすためには，回路レイアウトとデッドタイムの管理が重要です．ボディ・ダイオードを持たないGaNでは，スイッチのON/OFFタイミングが不適切だとショートを引き起こす危険があります．これは回路の損傷や大きな電力損失に繋がります．

デッドタイムは，上下のスイッチング素子の間に意図的に設ける無通電時間のことです．GaNではこの時間が短すぎるとショートが生じやすく，長すぎるとコンダクション・ロスが増加します．適切なデッドタイム設計がGaNドライブ回路の性能を左右します．

デッドタイムとは，ハーフブリッジやフルブリッジ構成において上下のスイッチング素子が同時にONになるのを防ぐために設けられる無通電の待機時間のことです．GaNデバイスではボディ・ダイオードがないため，この時間が非常に重要です．

シリコンMOSFETでは，下側の素子がOFFしてから上側の素子がONするまでにある程度の余裕がありましたが，GaNではスイッチングが高速なため，余裕時間を最小にしなければコンダクション・ロスが増加します．逆に，時間を短くしすぎると上下素子が重なってONしてしまい，ショートが発生します．

GaNドライブ回路ではデッドタイムの設定が回路の性能に大きく影響します．スイッチング周波数が高くなるほど，1周期あたりのデッドタイムの割合も相対的に増え，効率低下の要因になります．したがって，回路に合わせた最小限のデッドタイム設定が望ましいです．

〈著:ZEPマガジン〉